興味を持つ関係各社が集まって3次元ICの初期検討フローの例題を開発しました[1]。
[1] 村田（ジェム・デザイン）、太田（アンソフト・ジャパン）、前田（アンシス・ジャパン）、野北（北九州産業学術推進機構、FAIS）「発熱を考慮した3次元IC初期検討フロー」、Japan ANSYS Conference, I-5, 2009年11月20日
これは、知る限りにおいて世界で初めての、3次元ICに関する市販EDAツールによるフローです。 上記発表のフローでは
- (step1) 弊社GemPackageによりモデル作成を行う
- (step2) アンソフト社SIwaveによりDC解析を行う
- (step3) アンシス社Icepakにより熱解析を行う
GemPackageは最近のバージョンアップにより3次元ICのFS機能が追加されました。(データベース課題は解決されています。詳しくは製品情報の「先端実装構造対応」のページを参照ください。） 追加された新機能を用いて3つのチップを積層しTSV(Through Silicon Via)と再配線層(Re-Distribution Layer, RDL)を用いて相互接続しました。チップサイズは全て10mmx10mmとし、チップ厚みは上段チップから順に100um, 100um, 200umとしました。上段チップは下面にのみIOを持ちます。他のチップは上下方向への接続のためにTSVを有するほか、下方向接続専用として下面にIOを有します。全てのTSVは直径20umの円筒形としました。TSV及び下面IOは全て200umピッチの正方格子上に配置しました。
ネット及び配線は次のように構成しました。主電源（電源/グランドネット対)をチップ中央部に設け、7x7のTSVを直接積層することで配線しました。そのほかに2系統の副電源を各チップ四隅に設けました。他の信号は乱数により生成し、TSVによる縦方向接続とRDLによる平面方向接続を組み合わせてジグザグに接続しました。3チップを接合する2層のRDLはL/S=20um/20umの設計ルールを設定して配線しました。(GemPackageでは各層に異なる設計ルールを設定できます）。下段チップの下に別途2層のRDLを設け、L/S=60um/60umの設計ルールを設定し、最下層に設けたBGA用のボールパッドに順次接続しました。BGAは600umピッチの15x15の格子上に設けました。
上記のように作成した3次元ICを標準ケース(standard)とし、他の版を次のように作成しました。(上図参照ください）。中央部の主電源用TSVを7x7から11x11に増やしたデータ「manytsv」を作成しました。中段のチップについては、階層設計化して、2種のフロアプランを設けました。また、3次元ICを搭載するボードデータを作成し、3次元IC及び他の2チップを搭載し、4層で配線しました。（内層2層は概ね電源及びグランドのプレーンとしました）。
GemPackageからは3D-ICレベルとボードレベルに対応して2本のANFファイル(Ansoft Nutral File)が出力されるので、それをアンソフトのユーティリティソフトにより組み合わせて全体システムのデータを再構成しました。静的DC解析の設定として、外部電源としては電流源を仮定し、チップの漏れ電流は定抵抗でモデル化しました。各部材料定数は適宜設定しました。以上の設定後、DC解析を行い、電源系統の配線部の電流・電圧・電力の分布を得ました。電力に関する結果表示例を上図左に示しています。
3次元IC部の電源配線による電力消費は、標準データで0.15W（上図右）、「manytsv」で0.1W（上図中央）と計算されました。TSV増加により電力消費が抑えられた原因は、外部電源として定電流源を仮定しているためTSV数増による電流路が増加が等価抵抗の減少につながり、それによりIRドロップが改善したためと考えられます。
GemPackageからはIcepakのモデルファイルが作成されます。そのデータをIcepakにより既存データとして開きます（上図左）。TSVのモデルとしてはメッシュ計算の負荷軽減を図るために（本来想定している円柱でなく）四角柱が作成されます。Icepakには配線パターンの形状を考慮して配線層の熱抵抗を分布的に捉える機能があり、これを活用してGemPackageによりガーバーファイルを生成して読み込みました。上図左には読み込まれたRDLパターン図形も表示されています。また必要に応じて、SIwaveにより求めた電源グランド配線の電力消費分布データを、発熱分布データとして読み込みました。
上段・中段・下段の各チップの表面に0.1W・0.1W・0.3Wの一様平面熱源を仮定しました。境界条件として、熱は3次元ICの下面からのみ逃げる設定としました。以上の設定後、熱解析を行い、結果を下図のように得ました。
図をみると、「manytsv」は「standard」に比べて、上段チップ中央部の温度が周囲からより低下していることが観察できます。この原因は、TSV数増加及びそれに伴うマイクロバンプ増加やRDLパターン増加により、チップ中央部のZ方向の熱伝導率が実質的に増加したことによると考えられます。