上図は、SiP開発の流れを表しています。

　当初SiP開発の企画が持ち込まれ、チップのIO検討、パッケージ電源プラン、フロアプランが行われ、続いてボンディング等の実装設計、インターポーザー内配線可否検討が行われます。それらの検討結果を生かし、より合理的な全体設計に改善するためにチップIOの変更が検討されます。これを何度か繰り返すことでSiPの概略構造の全体最適化がはかられます。繰り返される上図で青い部分のことをSiPのフィージビリティスタディ(FS)工程といいます。FSが完了すれば、チップ内部の設計やパッケージの量産設計が本格的に開始され、SiPプロジェクトはいよいよ量産設計段階に踏み出します。 FS工程をツール側面から見ると、チップIOプラン・パッケージ電源プラン・フロアプランについては、従来良い市販ツールがなく、自社ツールやオフィスツール（ワープロ、表計算等）を駆使することでまかなってきました。ボンディング設計やインターポーザー設計は、プリント基板設計ツールをベースにしたパッケージ設計ツール（上図赤破線枠）を用いることが通例です。

　このような従来のツーリングに代わり、GemPackageはSiPのFSにジャストフィットの機能を提供します（上図緑枠）。チップ寄りの機能を新たに搭載することでオフィスツールの部分をカバーし、従来の基板設計ツールに含まれるDFM機能を大胆に切り捨てることで操作を大幅に単純化し、チップ設計者から基板設計者までSiP開発のFS関係者が手軽に利用できるようにしています。