半導体の省電力化が求められ、多電源化が進み、FBGAのような小型パッケージのインターポーザーでも電源配線に関する特別な配慮が必要になってきました。

　具体的には、プレーンに島を設けたり、1環のリングを複数の電源系統でシェアすることなどです。このような電源概略物理構造に関する情報は、レイアウト詳細設計上の関心事としてでなく、FSのごく初期段階においてチップ設計者から基板設計者に伝達されるべき設計指針の情報、すなわちパワープランニング情報として、適切に扱う必要があります。そこでGemPackageでは、基板設計に先立ってごく簡単なGUIに基づいてリングを作成したり、分割したり、ごくラフな格子に基づいて電源プレーンの島分割に関する計画を立てたりするチップ設計者向きの機能を設けています（上図左）。その上で、基板設計者向きに、基板配線検討を進めた段階でプレーン内部を異ネットを避けてワンタッチで塗りつぶす機能も搭載して、FSの最終段階ではより説得力のあるイメージに仕上げることができるようにしています（上図右）。